メインナビゲーションにスキップ
検索にスキップ
メインコンテンツにスキップ
English
日本語
ホーム
プロファイル
研究部門
研究成果
専門知識、名前、または所属機関で検索
Scopus著者プロファイル
マイヤー マイケル コンラッド
助教
Assistant Professor(without tenure) 助教
,
情報生産システム研究センター
ウェブサイト
http://researchers.waseda.jp/profile/ja.d5fa74750fd2d9868317421972895b76.html
86
被引用数
出典: Scopus
6
h-index
Pureの文献数とScopusの被引用数に基づいて算出されます
2014
2020
年別の研究成果
概要
フィンガープリント
ネットワーク
研究成果
(28)
類似のプロファイル
(12)
Pureに変更を加えた場合、すぐここに表示されます。
フィンガープリント
Michael Conrad Meyerが活動している研究トピックを掘り下げます。このトピックラベルは、この研究者の研究成果に基づきます。これらがまとまってユニークなフィンガープリントを構成します。
12
類似のプロファイル
Network-on-chip
Engineering & Materials Science
Network on chip
Mathematics
Photonics
Engineering & Materials Science
Routing algorithms
Engineering & Materials Science
Routers
Engineering & Materials Science
Routing Algorithm
Mathematics
Disasters
Engineering & Materials Science
Many-core
Mathematics
ネットワーク
国レベルでの最近の外部協力。点をクリックして確認してください。
研究成果
年別の研究成果
2014
2020
86
被引用数
6
h-index
20
Conference contribution
7
Article
1
Chapter
年別の研究成果
年別の研究成果
A fast online task placement algorithm for three-dimensional dynamic partial reconfigurable devices
Zhou, T.
, Pan, T.,
Meyer, M. C.
, Dong, Y. &
Watanabe, T.
,
2020
,
In:
IEEE Access.
8
,
p. 36903-36918
16 p.
, 9004545.
研究成果
:
Article
›
査読
Open Access
Data structures
Experiments
A Fault-tolerant Hamiltonian-based Odd-Even Routing algorithm for Network-on-chip
Hu, C.,
Conrad Meyer, M.
,
Jiang, X.
&
Watanabe, T.
,
2020 7
,
ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications.
Institute of Electrical and Electronics Engineers Inc.
,
p. 217-222
6 p.
9183021. (ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications).
研究成果
:
Conference contribution
Hamiltonians
Network-on-chip
Routing
Fault
Routing algorithms
An interval-based mapping algorithm for multi-shape tasks on dynamic partial reconfigurable FPGAs
Zhou, T.
, Pan, T.,
Meyer, M. C.
, Dong, Y. &
Watanabe, T.
,
2020 5
,
Proceedings - 2020 IEEE 34th International Parallel and Distributed Processing Symposium Workshops, IPDPSW 2020.
Institute of Electrical and Electronics Engineers Inc.
,
p. 127-130
4 p.
9150439. (Proceedings - 2020 IEEE 34th International Parallel and Distributed Processing Symposium Workshops, IPDPSW 2020).
研究成果
:
Conference contribution
Field Programmable Gate Array
Field programmable gate arrays (FPGA)
Partial
Interval
Resources
1
被引用数 (Scopus)
A Non-Blocking Non-Degrading Multiple Defects Link Testing Method for 3D-Networks-on-Chip
Dang, K. N.,
Meyer, M. C.
, Ahmed, A. B., Abdallah, A. B. & Tran, X. T.,
2020
,
In:
IEEE Access.
8
,
p. 59571-59589
19 p.
, 9044845.
研究成果
:
Article
›
査読
Open Access
Network-on-chip
Silicon
Defects
Three dimensional integrated circuits
Testing
Multiple Factors Congestion Prediction Algorithm for Network-on-Chip
Hu, Z.,
Conrad Meyer, M.
,
Jiang, X.
&
Watanabe, T.
,
2020 7
,
ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications.
Institute of Electrical and Electronics Engineers Inc.
,
p. 211-216
6 p.
9183063. (ITC-CSCC 2020 - 35th International Technical Conference on Circuits/Systems, Computers and Communications).
研究成果
:
Conference contribution
Network-on-chip
Congestion
Routing algorithms
Prediction
Throughput