0.15 μm CMOS process for high performance and high reliability

S. Shimizu*, T. Kuroi, M. Kobayashi, T. Yamaguchi, T. Fujino, H. Maeda, T. Tsutsumi, Y. Hirose, S. Kusunoki, M. Inuishi, N. Tsubouchi

*この研究の対応する著者

研究成果: Conference article査読

12 被引用数 (Scopus)

抄録

We have developed the novel 0.15μm CMOS processes for high performance and high reliability, consisting of mixing the CoSi2/Si interface using Si+ implantation to form shallow junctions, nitrogen implantation into gate electrodes to improve the oxide reliability, and selective channel implantation using a gate-around mask to reduce the junction capacitance. By using those processes, the propagation delay time of 21 psec/stage was obtained for 0.15μm CMOS ring oscillator at the allowable maximum supply voltage of 2.0 V limited by hot-carrier degradation.

本文言語English
ページ(範囲)67-70
ページ数4
ジャーナルTechnical Digest - International Electron Devices Meeting
出版ステータスPublished - 1994 12月 1
外部発表はい
イベントProceedings of the 1994 IEEE International Electron Devices Meeting - San Francisco, CA, USA
継続期間: 1994 12月 111994 12月 14

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 凝縮系物理学
  • 電子工学および電気工学
  • 材料化学

フィンガープリント

「0.15 μm CMOS process for high performance and high reliability」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル