0.18-μm 256-Mb DDR-SDRAM with low-cost post-mold tuning method for DLL replica

Shigehiro Kuge, Tetsuo Kato, Kiyohiro Furutani, Shigeru Kikuda, Katsuyoshi Mitsui, Takeshi Hamamoto, Jun Setogawa, Kei Hamade, Yuichiro Komiya, Satoshi Kawasaki, Takashi Kono, Teruhiko Amano, Takashi Kubo, Masaru Haraguchi, Yoshito Nakaoka, Mihoko Akiyama, Yasuhiro Konishi, Hideyuki Ozaki, Tsutomu Yoshihara

研究成果: Article査読

5 被引用数 (Scopus)

抄録

A 200-MHz double-data-rate synchronous-DRAM (DDR-SDRAM) was developed. The chip contains a delay-locked loop (DLL) which performs over a wide range of operating conditions. Post-mold-tuning allows precise replica programming. A 200-MHz intra-chip data bus is suitable for DDR operation.

本文言語English
ページ(範囲)1680-1689
ページ数10
ジャーナルIEEE Journal of Solid-State Circuits
35
11
DOI
出版ステータスPublished - 2000 11
外部発表はい

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「0.18-μm 256-Mb DDR-SDRAM with low-cost post-mold tuning method for DLL replica」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル