16Mb DRAM/SOI technologies for sub-1V operation

T. Oashi*, T. Eimori, F. Morishita, T. Iwamatsu, Y. Yamaguchi, F. Okuda, K. Shimomura, H. Shimano, N. Sakashita, K. Arimoto, Y. Inoue, S. Komori, M. Inuishi, T. Nishimura, H. Miyoshi

*この研究の対応する著者

研究成果: Conference article査読

11 被引用数 (Scopus)

抄録

Extra low voltage DRAM/SOI technologies were developed using (1) modified MESA isolation without parasitic MOS operation, (2) dual gate CMOS for low Vth control, (3) optimized layout using both body-tied and floating body MOSFET's, and (4) reduced Cb/Cs ratio. Completely redesigned low voltage scheme 16MDRAM/SOI was successfully realized and functional operation was obtained at very low supply voltage below 1V.

本文言語English
ページ(範囲)609-612
ページ数4
ジャーナルTechnical Digest - International Electron Devices Meeting
出版ステータスPublished - 1996 12 1
外部発表はい
イベントProceedings of the 1996 IEEE International Electron Devices Meeting - San Francisco, CA, USA
継続期間: 1996 12 81996 12 11

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 凝縮系物理学
  • 電子工学および電気工学
  • 材料化学

フィンガープリント

「16Mb DRAM/SOI technologies for sub-1V operation」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル