A 13.8pJ/Access/Mbit SRAM with charge collector circuits for effective use of non-selected bit line charges

S. Moriwaki*, Y. Yamamoto, A. Kawasumi, T. Suzuki, S. Miyano, T. Sakurai, H. Shinohara

*この研究の対応する著者

研究成果: Conference contribution

9 被引用数 (Scopus)

抄録

1Mb SRAM with charge collector circuits for effective use of non-selected bit line charges has been fabricated in 40nm technology. These circuits reduce two major wasted power sources of the low voltage SRAM: excess bit line swing due to random variation and bit line swing of non-selected columns. The lowest power consumption of 13.8pJ/Access/Mbit in the previous works has been achieved.

本文言語English
ホスト出版物のタイトル2012 Symposium on VLSI Circuits, VLSIC 2012
ページ60-61
ページ数2
DOI
出版ステータスPublished - 2012
外部発表はい
イベント2012 Symposium on VLSI Circuits, VLSIC 2012 - Honolulu, HI, United States
継続期間: 2012 6 132012 6 15

出版物シリーズ

名前IEEE Symposium on VLSI Circuits, Digest of Technical Papers

Other

Other2012 Symposium on VLSI Circuits, VLSIC 2012
国/地域United States
CityHonolulu, HI
Period12/6/1312/6/15

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「A 13.8pJ/Access/Mbit SRAM with charge collector circuits for effective use of non-selected bit line charges」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル