A 1.5nsec/2.1nsec random read/write cycle 1Mb STT-RAM using 6T2MTJ cell with background write for nonvolatile e-memories

T. Ohsawa, S. Miura, K. Kinoshita, H. Honjo, S. Ikeda, T. Hanyu, H. Ohno, T. Endoh

研究成果: Conference contribution

38 被引用数 (Scopus)

抄録

A 1Mb STT-RAM with a 6T2MTJ cell is designed and fabricated using 90nm CMOS/MTJ process that can operate in 1.5nsec/2.1nsec random read/write cycle by adopting a background write scheme. It works around the problem of high error rate of MTJ switching in a short period of time at moderate drive current. The RAM is fast enough to be applicable to embedded memories such as L3 cache.

本文言語English
ホスト出版物のタイトル2013 Symposium on VLSI Technology, VLSIT 2013 - Digest of Technical Papers
ページC110-C111
出版ステータスPublished - 2013 9 9
外部発表はい
イベント2013 Symposium on VLSI Technology, VLSIT 2013 - Kyoto, Japan
継続期間: 2013 6 112013 6 13

出版物シリーズ

名前Digest of Technical Papers - Symposium on VLSI Technology
ISSN(印刷版)0743-1562

Other

Other2013 Symposium on VLSI Technology, VLSIT 2013
国/地域Japan
CityKyoto
Period13/6/1113/6/13

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「A 1.5nsec/2.1nsec random read/write cycle 1Mb STT-RAM using 6T2MTJ cell with background write for nonvolatile e-memories」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル