A 530Mpixels/s 4096×2160@60fps H.264/AVC high profile video decoder chip

Dajiang Zhou*, Jinjia Zhou, Xun He, Ji Kong, Jiayi Zhu, Peilin Liu, Satoshi Goto

*この研究の対応する著者

研究成果: Conference contribution

14 被引用数 (Scopus)

抄録

An H.264/AVC HP video decoder is implemented in 90nm CMOS. Its maximum throughput reaches 4096×2160@60fps, which is at least 4.3× higher than the state-of-the-art. By using partial MB reordering and lossless frame recompression, 51% of DRAM bandwidth is reduced which results in 58% DRAM power saving. Meanwhile, various efficient parallelization techniques contribute to a core energy saving of 54%.

本文言語English
ホスト出版物のタイトルIEEE Symposium on VLSI Circuits, Digest of Technical Papers
ページ171-172
ページ数2
DOI
出版ステータスPublished - 2010
外部発表はい
イベント2010 24th Symposium on VLSI Circuits, VLSIC 2010 - Honolulu, HI
継続期間: 2010 6 162010 6 18

Other

Other2010 24th Symposium on VLSI Circuits, VLSIC 2010
CityHonolulu, HI
Period10/6/1610/6/18

ASJC Scopus subject areas

  • 電子工学および電気工学
  • 電子材料、光学材料、および磁性材料

フィンガープリント

「A 530Mpixels/s 4096×2160@60fps H.264/AVC high profile video decoder chip」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル