A 600MIPS 120mW 70μA leakage triple-CPU mobile application processor chip

S. Torii*, S. Suzuki, H. Tomonaga, T. Tokue, J. Sakai, N. Suzuki, K. Murakami, T. Hiraga, K. Shigemoto, Y. Tatebe, E. Ohbuchi, N. Kayama, M. Edahiro, T. Kusano, N. Nishi

*この研究の対応する著者

研究成果: Conference article査読

1 被引用数 (Scopus)

抄録

A triple-CPU mobile application processor is developed on an 8.95mm×8.95mm die in a 0.1μm CMOS process. The IC integrates 3×ARM926 cores, a DSP, several accelerators, as well as strong bus and memory interfaces. It consumes 120mW for digital TV, web browser, and 3D graphics, and 250mW@200MHz for 600MIPS with full processing.

本文言語English
論文番号7.5
ページ(範囲)102-103+553
ジャーナルDigest of Technical Papers - IEEE International Solid-State Circuits Conference
48
出版ステータスPublished - 2005
外部発表はい
イベント2005 IEEE International Solid-State Circuits Conference, ISSCC - San Francisco, CA, United States
継続期間: 2005 2 62005 2 10

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「A 600MIPS 120mW 70μA leakage triple-CPU mobile application processor chip」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル