A 65 nm SoC embedded 6T-SRAM design for manufacturing with read and write cell stabilizing circuits

S. Ohbayashi*, M. Yabuuchi, K. Nii, Y. Tsukamoto, S. Imaoka, Y. Oda, M. Igarashi, M. Takeuchi, H. Kawashima, H. Makino, Y. Yamaguchi, K. Tsukamoto, M. Inuishi, K. Ishibashi, H. Shinohara

*この研究の対応する著者

研究成果: Conference contribution

43 被引用数 (Scopus)

抄録

We propose a new design scheme to improve the SRAM read and write operation margins in the presence of a large Vth variability. By applying this scheme to a 0.494 μm2 SRAM cell with a β ratio of 1, which is an aggressively small cell size, we can achieve a high-yield 8M-SRAM for a wide range of Vth value using a 65 nm LSTP CMOS technology.

本文言語English
ホスト出版物のタイトル2006 Symposium on VLSI Circuits, VLSIC - Digest of Technical Papers
ページ17-18
ページ数2
出版ステータスPublished - 2006
外部発表はい
イベント2006 Symposium on VLSI Circuits, VLSIC - Honolulu, HI, United States
継続期間: 2006 6 152006 6 17

出版物シリーズ

名前IEEE Symposium on VLSI Circuits, Digest of Technical Papers

Other

Other2006 Symposium on VLSI Circuits, VLSIC
国/地域United States
CityHonolulu, HI
Period06/6/1506/6/17

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「A 65 nm SoC embedded 6T-SRAM design for manufacturing with read and write cell stabilizing circuits」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル