A 65 nm ultra-high-density dual-port SRAM with 0.71um2 8T-cell for SoC

K. Nii*, Y. Masuda, M. Yabuuchi, Y. Tsukamoto, S. Ohbayashi, S. Imaoka, M. Igarashi, K. Tomita, N. Tsuboi, H. Makino, K. Ishibashi, H. Shinohara

*この研究の対応する著者

研究成果: Conference contribution

17 被引用数 (Scopus)

抄録

We propose a new access scheme of synchronous dual-port (DP) SRAM that minimizes area of 8T-DP-cell and keeps cell stability. A priority row decoder circuit and shifted bit-line access scheme eliminates access conflict problem. Using 65nm CMOS technology (hp90), we fabricated 32KB DP-SRAM macros with the proposed scheme. We obtain 0.71um2 8T-DP-cell, which cell size is 1.44x larger than 6T-single-port (SP)-cell.

本文言語English
ホスト出版物のタイトル2006 Symposium on VLSI Circuits, VLSIC - Digest of Technical Papers
ページ130-131
ページ数2
出版ステータスPublished - 2006 12 1
外部発表はい
イベント2006 Symposium on VLSI Circuits, VLSIC - Honolulu, HI, United States
継続期間: 2006 6 152006 6 17

出版物シリーズ

名前IEEE Symposium on VLSI Circuits, Digest of Technical Papers

Other

Other2006 Symposium on VLSI Circuits, VLSIC
国/地域United States
CityHonolulu, HI
Period06/6/1506/6/17

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「A 65 nm ultra-high-density dual-port SRAM with 0.71um<sup>2</sup> 8T-cell for SoC」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル