A clocking scheme for lowering peak-current in dynamic logic circuits

Hiroyuki Matsubara*, Takahiro Watanabe, Tadao Nakamura

*この研究の対応する著者

研究成果: Article査読

フィンガープリント

「A clocking scheme for lowering peak-current in dynamic logic circuits」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

Engineering & Materials Science

Chemical Compounds