A DC-50 GHz, low insertion loss and high P1dB SPDT switch IC in 40-nm SOI CMOS

Cuilin Chen, Xiao Xu, Toshihiko Yoshimasu

研究成果: Conference contribution

6 被引用数 (Scopus)

抄録

A DC-50 GHz Single-Pole Double-Throw (SPDT) switch IC is designed, fabricated and fully evaluated on wafer in 40-nm SOI CMOS. The insertion loss of the SPDT switch IC is 0.99 dB at 20 GHz and 1.68 dB at 40 GHz, respectively. From 100 MHz to 50 GHz, the measured isolation is better than 15.8 dB. The input-referred 1-dB compression point (P1dB) is over 20 dBm at 10 GHz.

本文言語English
ホスト出版物のタイトル2017 Asia Pacific Microwave Conference, APMC 2017 - Proceedings
編集者Idnin Pasya
出版社Institute of Electrical and Electronics Engineers Inc.
ページ5-8
ページ数4
ISBN(電子版)9781538606407
DOI
出版ステータスPublished - 2017 6 28
イベント2017 IEEE Asia Pacific Microwave Conference, APMC 2017 - Kuala Lumpur, Malaysia
継続期間: 2017 11 132017 11 16

出版物シリーズ

名前Asia-Pacific Microwave Conference Proceedings, APMC

Other

Other2017 IEEE Asia Pacific Microwave Conference, APMC 2017
国/地域Malaysia
CityKuala Lumpur
Period17/11/1317/11/16

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「A DC-50 GHz, low insertion loss and high P1dB SPDT switch IC in 40-nm SOI CMOS」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル