A parallel LSI architecture for LDPC decoder improving message-passing schedule
Kazunori Shimizu*, Tatsuyuki Ishikawa, Nozomu Togawa, Takeshi Ikenaga, Satoshi Goto
*この研究の対応する著者
研究成果
7
被引用数
(Scopus)