BAST: BIST-aided scan test. A new method for test cost reduction

Takashi Aikyo*, Takahisa Hiraide, Michiaki Emori

*この研究の対応する著者

研究成果: Article査読

抄録

It is common to use ATPG of scan-based design for high fault coverage in LSI testing. However, significant increases in test cost arise with increasing design complexity. Recent strategies for test cost reduction combine ATPG and BIST techniques. Unfortunately, these strategies have serious constraints. We propose a new method that employs ATE and BIST structures to apply coded test patterns to LSI circuits. Results obtained using practical circuits show drastic test cost reduction capability of the proposed method.

本文言語English
ページ(範囲)58-65
ページ数8
ジャーナルElectronics and Communications in Japan, Part II: Electronics (English translation of Denshi Tsushin Gakkai Ronbunshi)
90
5
DOI
出版ステータスPublished - 2007 5月
外部発表はい

ASJC Scopus subject areas

  • 物理学および天文学(全般)
  • コンピュータ ネットワークおよび通信
  • 電子工学および電気工学

フィンガープリント

「BAST: BIST-aided scan test. A new method for test cost reduction」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル