Design methodology of a robust bsd protection circuit for sti process 256 mb nand flash memory

Tamio Ikehashi*, Kenichi Imamiya, Koji Sakui

*この研究の対応する著者

研究成果: Article査読

抄録

With the use of a device simulator, we show that an ESD protection circuit whose junction filled with contacts is suited to a scaled STI process having thin n- junction with n+ being implanted from contact holes. We have confirmed by measurements that the protection has sufficient robustness.

本文言語English
ページ(範囲)246-254
ページ数9
ジャーナルIEEE Transactions on Electronics Packaging Manufacturing
23
4
DOI
出版ステータスPublished - 2000
外部発表はい

ASJC Scopus subject areas

  • 産業および生産工学
  • 電子工学および電気工学

フィンガープリント

「Design methodology of a robust bsd protection circuit for sti process 256 mb nand flash memory」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル