Floorplanning and topology generation for application-specific network-on-chip

Bei Yu, Sheqin Dong, Song Chen, Satoshino Goto

研究成果: Conference contribution

39 被引用数 (Scopus)

抄録

Network-on-Chip(NoC) architectures have been proposed as a promising alternative to classical bus-based communication architectures. In this paper, we propose a two phases framework to solve application-specific NoCs topology generation problem. At floorplanning phase, we carry out partition driven floorplanning. At post-floorplanning phase, a heuristic method and a min-cost max-flow algorithm is used to insert switches and network interfaces. Finally, we allocate paths to minimize power consumption. The experimental results show our algorithm is effective for power saving.

本文言語English
ホスト出版物のタイトルProceedings of the Asia and South Pacific Design Automation Conference, ASP-DAC
ページ535-540
ページ数6
DOI
出版ステータスPublished - 2010
イベント2010 15th Asia and South Pacific Design Automation Conference, ASP-DAC 2010 - Taipei
継続期間: 2010 1 182010 1 21

Other

Other2010 15th Asia and South Pacific Design Automation Conference, ASP-DAC 2010
CityTaipei
Period10/1/1810/1/21

ASJC Scopus subject areas

  • 電子工学および電気工学
  • コンピュータ サイエンスの応用
  • コンピュータ グラフィックスおよびコンピュータ支援設計

フィンガープリント

「Floorplanning and topology generation for application-specific network-on-chip」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル