Impact of 0.18 μm SOI CMOS technology using hybrid trench isolation with high resistivity substrate on embedded RF/analog applications

S. Maeda*, Y. Wada, K. Yamamoto, H. Komurasaki, T. Matsumoto, Y. Hirano, T. Iwamatsu, Y. Yamaguchi, T. Ipposhi, K. Ueda, K. Mashiko, S. Maegawa, M. Inuishi

*この研究の対応する著者

研究成果: Conference article査読

14 被引用数 (Scopus)

抄録

A 0.18 μm silicon on insulator (SOI) CMOS using hybrid trench isolation with high resistivity substrate (HRS) is proposed and revealed its impact on high performance embedded RF/analog applications. Using this technology, advantages of SOI MOSFETs due to the reduction of power loss is proven. Then, excellent body-fixing capability of this SOI MOSFET and high-quality on-chip inductance is demonstrated for RF/analog LSIs.

本文言語English
ページ(範囲)154-155
ページ数2
ジャーナルDigest of Technical Papers - Symposium on VLSI Technology
出版ステータスPublished - 2000 1月 1
外部発表はい
イベント2000 Symposium on VLSI Technology - Honolulu, HI, USA
継続期間: 2000 6月 132000 6月 15

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「Impact of 0.18 μm SOI CMOS technology using hybrid trench isolation with high resistivity substrate on embedded RF/analog applications」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル