Implementation of LDPC decoder for 802.16e

Xiao Peng*, Satoshi Goto

*この研究の対応する著者

研究成果: Conference contribution

4 被引用数 (Scopus)

抄録

The implementation complexity of the decoder for Low-density Parity-check Codes (LDPC) is dictated by memory and interconnection requirements. In this paper, we investigate the approaches to realize Turbo Decoding Message Passing (TDMP) algorithm. We compare the performance and implementation complexity of original approach, Jacobian approach, normalized min-sum approach and offset min-sum approach which are targeted for QuasiCyclic (QC) LDPC code defined in IEEE 802.16e standard. The normalized and offset approaches are more suitable for hardware implementation, which are realized on the FPGA.

本文言語English
ホスト出版物のタイトルASICON 2009 - Proceedings 2009 8th IEEE International Conference on ASIC
ページ501-504
ページ数4
DOI
出版ステータスPublished - 2009
イベント2009 8th IEEE International Conference on ASIC, ASICON 2009 - Changsha
継続期間: 2009 10月 202009 10月 23

Other

Other2009 8th IEEE International Conference on ASIC, ASICON 2009
CityChangsha
Period09/10/2009/10/23

ASJC Scopus subject areas

  • ハードウェアとアーキテクチャ
  • 電子工学および電気工学

フィンガープリント

「Implementation of LDPC decoder for 802.16e」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル