Memory design using one-transistor gain cell on SOI

Takashi Ohsawa*, Katsuyuki Fujita, Tomoki Higashi, Yoshihisa Iwata, Takeshi Kajiyama, Yoshiaki Asao, Kazumasa Sunouchi

*この研究の対応する著者

研究成果: Conference article査読

36 被引用数 (Scopus)

抄録

Memory design was carried out using one-transistor gain cell on SOI. This memory design is based on a one-transistor gain cell which is smaller, less complex to make and more scalable to sub-0.1μm generations than the existing dynamic random access memory (DRAM) cells, without resorting to new materials and device structure. Transient analysis of a device simulation was also discussed to verify operation of the floating body transistor cell (FBC).

本文言語English
ページ(範囲)152-153+454+151
ジャーナルDigest of Technical Papers - IEEE International Solid-State Circuits Conference
出版ステータスPublished - 2002 1 1
外部発表はい
イベント2002 IEEE International Solid-State Circuits Conference - San Francisco, CA, United States
継続期間: 2002 2 32002 2 7

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「Memory design using one-transistor gain cell on SOI」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル