New cell technology for the scalable BST capacitor using damascene-formed pedestal electrode with a [Pt-Ir] alloy coating

H. Itoh*, Y. Tsunemine, A. Yutani, T. Okudaira, K. Kashihara, M. Inuishi, M. Yamamuka, T. Kawahara, T. Horikawa, T. Ohmori, S. Satoh

*この研究の対応する著者

研究成果: Conference article査読

4 被引用数 (Scopus)

抄録

A scalabale pedestal cell technology has been successfully developed for the BST capacitor by introducing the damascene scheme into the pedestal electrode formation and by employing [Pt-Ir] alloy for coating the pedestal electrode. With a PVD-BST liner as the blanket nucleating layer and as the barrier layer against the destructive oxidant, the MOCVD-BST functions in prime condition on the storage node developed.

本文言語English
ページ(範囲)106-107
ページ数2
ジャーナルDigest of Technical Papers - Symposium on VLSI Technology
出版ステータスPublished - 2000 1 1
外部発表はい
イベント2000 Symposium on VLSI Technology - Honolulu, HI, USA
継続期間: 2000 6 132000 6 15

ASJC Scopus subject areas

  • 電子工学および電気工学

フィンガープリント

「New cell technology for the scalable BST capacitor using damascene-formed pedestal electrode with a [Pt-Ir] alloy coating」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル