Residue BDD and its application to the verification of arithmetic circuits

Shinji Kimura*

*この研究の対応する著者

研究成果: Conference article査読

6 被引用数 (Scopus)

抄録

The paper describes a verification method for arithmetic circuits based on residue arithmetic. In the verification, a residue module is attached to the specification and the implementation, and these outputs are compared by constructing BDD's. For the BDD construction without node explosion, we introduce a residue BDD whose width is less than or equal to a modulus. The method is useful for multipliers including C6288.

本文言語English
ページ(範囲)542-545
ページ数4
ジャーナルProceedings - Design Automation Conference
出版ステータスPublished - 1995 1 1
外部発表はい
イベントProceedings of the 32nd Design Automation Conference - San Francisco, CA, USA
継続期間: 1995 6 121995 6 16

ASJC Scopus subject areas

  • ハードウェアとアーキテクチャ
  • 制御およびシステム工学

フィンガープリント

「Residue BDD and its application to the verification of arithmetic circuits」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル