Source-line programming scheme for low voltage operation NAND flash memories

Ken Takeuchi*, Shinji Satoh, Kenichi Imamiya, Yoshihisa Sugiura, Hiroshi Nakamura, Toshihiko Himeno, Tamio Ikehashi, Kazushige Kanda, Koji Hosono, Koji Sakui

*この研究の対応する著者

研究成果: Paper査読

9 被引用数 (Scopus)

抄録

Proposed is a new programming scheme that drastically reduces the program disturb and realizes highly reliable, high-speed programming, low voltage operation, low power consumption and low cost NAND flash memories. This scheme has been realized in a 256Mb test device using a 0.25μm CMOS-STI technology.

本文言語English
ページ37-38
ページ数2
出版ステータスPublished - 1999
外部発表はい
イベントProceedings of the 1999 Symposium on VLSI Circuits - Kyoto, Jpn
継続期間: 1999 6 171999 6 19

Conference

ConferenceProceedings of the 1999 Symposium on VLSI Circuits
CityKyoto, Jpn
Period99/6/1799/6/19

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「Source-line programming scheme for low voltage operation NAND flash memories」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル