Sub-1 μm2 high density embedded SRAM technologies for 100 nm generation SOC and beyond

K. Tomita*, K. Hashimoto, T. Inbe, T. Oashi, K. Tsukamoto, Y. Nishioka, M. Matsuura, T. Eimori, M. Inuishi, I. Miyanaga, M. Nakamura, T. Kishimoto, T. Yamada, K. Eriguchi, H. Yuasa, T. Satake, A. Kajiya, M. Ogura

*この研究の対応する著者

研究成果: Paper査読

9 被引用数 (Scopus)

抄録

High density 6T-SRAM cell (0.998 μm2) was integrated for system-on-a-chip using enhanced 100 nm CMOS logic technology. The integration methodology included high-NA ArF lithography, optimized optical proximity correction CAD, narrow well isolation, poly-buffered shallow trench isolation and low-k dielectric technologies. This enhanced SRAM technology could be used for high speed and high density embedded memory applications.

本文言語English
ページ14-15
ページ数2
出版ステータスPublished - 2002 1 1
外部発表はい
イベント2002 Symposium on VLSI Technology Digest of Technical Papers - Honolulu, HI, United States
継続期間: 2002 6 112002 6 13

Other

Other2002 Symposium on VLSI Technology Digest of Technical Papers
国/地域United States
CityHonolulu, HI
Period02/6/1102/6/13

ASJC Scopus subject areas

  • 電子材料、光学材料、および磁性材料
  • 電子工学および電気工学

フィンガープリント

「Sub-1 μm<sup>2</sup> high density embedded SRAM technologies for 100 nm generation SOC and beyond」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル