VLSI ARCHITECTURE EVALUATION SYSTEM.

Ryuichi Takahashi*, Takeshi Yoshimura, Satoshi Goto

*この研究の対応する著者

研究成果: Conference contribution

2 被引用数 (Scopus)

抄録

A system for quick VLSI architecture evaluation is proposed. It consists of a simple hardware description language, a simulator, and a synthesizer. The authors claim that by using this system, the designer can make sure of his architecture's design adequacy in a very short time.

本文言語English
ホスト出版物のタイトルUnknown Host Publication Title
Place of PublicationNew York, NY, USA
出版社IEEE
ページ60-63
ページ数4
ISBN(印刷版)0818607351
出版ステータスPublished - 1986
外部発表はい

ASJC Scopus subject areas

  • 工学(全般)

フィンガープリント

「VLSI ARCHITECTURE EVALUATION SYSTEM.」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル